Pengujian Interoperabilitas Jadi Bagian Penting
Untuk mencapai tahap pengujian resmi PCI-SIG, Cadence sebelumnya melakukan kolaborasi dengan PCI-SIG, penyedia peralatan pengujian, serta sejumlah mitra industri.
Pengujian interoperabilitas dilakukan selama beberapa bulan sebelum lokakarya kepatuhan resmi. Pendekatan tersebut diperlukan karena implementasi PCIe 6.0 tidak hanya berkaitan dengan kemampuan mencapai kecepatan transfer tertentu, tetapi juga bagaimana perangkat dapat berkomunikasi dan bekerja secara interoperabel dalam ekosistem yang lebih luas.
Keysight Technologies juga turut mendukung proses validasi tersebut melalui solusi pengujian dan pengukuran.
Brig Asay, General Manager Network Data Center di Keysight Technologies, mengatakan keberhasilan Cadence dalam uji pertama menunjukkan implementasi subsistem PCIe 6.0 sekaligus proses validasi yang dilakukan menggunakan solusi pengujian Keysight.
Sementara itu, PCI-SIG menyebut Cadence sebagai salah satu anggota yang telah lama berkontribusi dalam pengembangan dan adopsi teknologi PCIe.
Digunakan untuk Akselerator AI
Penerapan PCIe 6.0 juga mulai dikaitkan langsung dengan pengembangan akselerator AI.
Positron AI disebut telah melisensikan IP SerDes Cadence untuk PCIe 6.0 yang akan digunakan pada chip akselerator inferensi AI mereka. Menurut Thomas Sohmers, CTO Positron AI, keberadaan subsistem PCIe 6.0 yang telah dibangun dalam silikon serta pengujian interoperabilitas memberikan keyakinan terhadap kemampuan antarmuka tersebut untuk menangani kebutuhan bandwidth tinggi pada beban kerja transformer.
Hal ini memperlihatkan bagaimana PCIe generasi baru tidak hanya berkaitan dengan peningkatan kecepatan antarmuka pada PC, tetapi juga menjadi bagian dari infrastruktur komputasi yang lebih besar, terutama pada akselerator AI dan sistem data center.
Fitur Utama Solusi PCIe 6.0 Cadence
Cadence mencantumkan sejumlah fitur pada solusi PCIe 6.0 mereka, antara lain:
- Subsistem lengkap yang mengintegrasikan PHY dan pengontrol dalam silikon.
- Equalization berbasis ADC dan DSP.
- Operasi SerDes yang dioptimalkan melalui firmware.
- Dukungan fleksibilitas dan multi-protokol.
- Optimalisasi konsumsi daya, termasuk dukungan terhadap ECN PCI-SIG terbaru.
- Sertifikasi untuk konfigurasi x8 menggunakan proses TSMC N3.
Cadence juga menyebut portofolio teknologi PCIe mereka telah mencakup hingga spesifikasi PCIe 7.0, sejalan dengan pengembangan standar PCIe untuk kebutuhan HPC dan AI yang semakin tinggi.
Untuk saat ini, solusi subsistem PCIe 6.0 lengkap Cadence yang mencakup PHY dan pengontrol telah tersedia bagi penyedia SoC untuk diintegrasikan ke dalam desain mereka.
